(19)日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

特開平4-78284

(43)公開日 平成4年(1992)3月12日

(51) Int. Cl. 5

識別記号

С

FΙ

技術表示箇所

H 0 4 N 7/01

H 0 4 N

5/253

庁内整理番号

7/01 H 0 4 N

H04N 5/253

審査請求 未請求

(全9頁)

С

(21)出願番号

(22)出願日

特願平2-189998

(71)出願人 000000432

日本ビクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番

平成2年(1990)7月17日

(72) 発明者 山田 和也 神奈川県横浜市神奈川区守屋町3丁目12番

地 日本ビクター株式会社内

(74)代理人 稲本 義雄

(54) 【発明の名称】フレームレート変換装置

(57) 【要約】本公報は電子出願前の出願データであるた め要約のデータは記録されません。

入力画像データから距離m(m≥2)のコアフレーム間 の動きベクトルを検出し、前記動きベクトルのモードを 表わすモードデータと、前記画像データとともに出力す る符号器と。

前記符号器より入力される前記画像データを前記動きべ クトルを用いてフレーム数Qからフレーム数Pに変換す る復号器とを備えるフレームレート変換装置において。 前記符号器は、前記コアフレーム間の動きベクトルを全 て符号化して前記復号器に伝送するとともに、

前記復号器は、

【特許請求の範囲】

前記符号器より伝送される前記動きベクトルを記憶する 動きベクトルメモリと、

前記動きベクトルのブロックに対応するアドレスを発生 するブロックアドレス発生器と、前記フレーム数QとP により定まる係数を前記動きベクトルに乗算する乗算器 と、

少くとも連続する2つのフレームの画像データを記憶す るフレームメモリと、

前記乗算器により補正された前記動きベクトルに対応す 20 る画像データを、前記フレーム数QとPにより定まる係 数で重み付けして、平均化する平均化回路とを有するこ とを特徴とするフレームレート変換装置。

【発明の詳細な説明】

〔産業上の利用分野〕

本発明はNTSC方式のフレーム数をPAL方式のフレ ーム数に変換したり、映画フィルムのコマ数をNTSC 方式のフレーム数に変換する場合に用いて好適なフレー ムレート変換装置に関する。

〔従来の技術〕

第7図は、従来の画像データ処理装置の一例の構成を表 わしている。

この装置は基本的に、符号器1と復号器2により構成さ れている。符号器1はフレームメモリ3°4、動き検出 回路5、動き補償回路6.動きベクトル選択回路7、マ ルチプレクサ(MPX)8および符号化回路9により構 成されている。また。

復号器2は、復号化回路11. デイマルチプレク f DMPX) 12、フレームメモリ13乃至15、動き補 償回路16およびマルチプレクサ (MPX) 17により 40 構成されている。

図示せぬ回路より供給された画像データはフレーム毎に フレームメモリ3と4に書込まれる。動き検出回路5は フレームメモリ3と4に書込まれた画像データから所定 の範囲(例えばnXn画素)の画像データを抜出し、動 きの方向と量(動きベクトル)を検出する。動き補償回 路6は動きベクトルに対応して画像データを補償し、補 償した画像データをマルチプレクサ8に出力する。また 、このとき動き補償を行ったモードもマルチプレクサ8 に供給される。さらに、動き補償を行う上で必要であっ 50 た動きベクトルが動きベクトル選択回路7により選択さ れ、マルチプレクサ8に供給される。

マルチプレクサ8は、入力された画像データ、モードデ ータおよび動きベクトル (MV) データを所定のフォー マットにまとめ、符号化回路9に出力する。符号化回路 9は入力されたデータを所定の規則に従って符号化し、 復号化回路11に伝送する。

次に、第8図を参照して動き補償の動作番二ついて説明 する。

10 いま、例えばフレーム間距離mが3のフレーム0.3, 6. ・・・をコアフレームとすると、これらのフレーム のデータはフレーム内処理で符号化される。これに対し て、インターフレーム1.2(4,5)はコアフレーム 0.3 (3,6)を動き補償して符号化される。

例えばフレーム1は、コアフレームOまたはコアフレー ム3に最も近似しているとき、これらのフレームの動き ベクトルから動き補償が行われる(画像データが生成さ れる) 6また。コアフレームOと3のいずれにも近似し ていないときはフレーム内処理される。さらに、コアフ レーム〇と3を加算し、平均化したものに近似している とき、同友のフレームからの動きベクトルに対応して画 像データが生成される。これらのうち、いずれの動き補 償が行なわれたのかは、モードデータとして符号化され

復号化回路11は符号化回路9より入力されたデータを 復号化し、デイマルチプレクサ12に出力する。デイマ ルチプレクサ12は入力されたデータをデイフォーマッ トし、画像データ、モードデータ、MVデータに分離す る。画像データはフレームメモリ13.14に順次書込 30 まれる。モードデータとMVデータは動き補償回路16 に入力される。動き補償回路16はモードデータとMV データに対応するブロックの画像データをフレームメモ リ13.14から読出し、動き補償する。

この動き補償により得られた画像データはフレームメモ リ15に書込まれる。マルチプレクサ17はフレームメ モリ14又は15より読出された画像データを選択し、 出力する。

[発明が解決しようとする課題]

しかしながら、この従来の装置を1例えば1秒間に24 コマ(フレーム)のフィルム画像を、1秒間に30フレ ーム (60フイールド) のNTSC方式の画像に変換す るフレームレート変換装置に適用しようとすると、伝送 されるMVデータは符号化時に必要なものだけであるた め、マルチプレクサ17より出力される画像データから 新たに動きベクトルを検出しなければならず、構成が複 雑になり、不利であった。

本発明はこのような状況に鑑みてなされたもので、簡単 な構成でフレームレートを変換できるようにするもので ある。

[課題を解決するための手段]

本発明のフレームレート変換装置は、入力画像データか ら距離m (m≥2)のコアフレーム間の動きベクトル を検出し、動きベクトルのモードを表すモードデータと 1画像データとともに出力する符号器と、符号器より入 力される画像データを動きベクトルを用いてフレーム数 Qからフレーム数Pに変換する復号器とを備えるフレー ムレート変換装置において、符号器は、コアフレーム間 の動きベクトルを全て符号化して復号器に伝送するとと もに、復号器は、復号器より伝送される動きベクトルを 記憶する動きベクトルメモリと、動きベクトルのブロッ 10 クに対応するアドレスを発生するプロックアドレス発生 器と、フレーム数QトPにより定まる係数を動きベクト ルに乗算する乗算器と、少くとも連続する2つのフレー ムの画像データを記憶するフレームメモリと、乗算器に より補正された動きベクトルに対応する画像データを、 フレーム数QとPにより定まる係数で重み付けして、平 均化する平均化回路とを有することを特徴とする。

[作用]

上記構成のフレームレート変換装置においては、コアフレーム間の動きベクトルが全て復号器側に伝送される。 そして、変換前後のフレーム数に対応して定まる係数で動きベクトルが重み付けされ。

平均化される。従って、簡単な構成でフレームレートの 変換が可能になる。

〔実施例〕

第1図は本発明のフレームレート変換装置の一実施例の 構成を示すプロック図である。

符号器21と復号器22は、基本的に第7図に示した符号器1と復号器2に対応している。但し、符号器21には第7図における動きベクトル選択回路7が設けられて 30 おらず、符号化時に必要な動きベクトルだけでなく、全ての動きベクトル (MV) データが復号器22に伝送されるようになっている。

復号器22は、符号器21より入力される動きベクトルとモードデータを用いて、やはり符号器21より入力される画像データを動き補償し、動き補償した画像データをフレームメモリ23、24に順次出力し、書込ませる。すなわち、このフレームメモリ23、24には、連続する2つの静止画フレームの画像データが記憶される。一方、復号器22より出力された動きベクトルデータは40動きベクトルメモリ25に入力され、記憶される。ブロックアドレス発生器34は、n×n画素の動きベクトルのブロックに対応するアドレスを発生し、動きベクトルメモリ25に供給するとともに、加算器32、33を介してフレームメモリ23、24に供給する。

動きベクトルメモリ25は、フレームメモリ23と24 に記憶されたフレームの直前および直後のコアフレーム 間の動きベクトルを乗算器26に出力する。乗算器26 は入力された動きベクトルに係数1/m (mはコアフレ ーム間距離ンを乗算し、乗算結果を後段の乗算器28に 50

出方する。乗算器28はフレーム数カウンタ4 oが出方するカウント値に対応して係数K。乃至KP-xを巡環させ、そのいずれかを選択する。そして選択した係数を入力された動きベクトルデータに乗算する。

乗算器28の出力はさらに乗算器30に入力され。

係数1/Pが乗算される。この値Pは、出方される画像のフレーム数(変換後のフレーム数)に対応している。 乗算器30の出力が加算器32に入力され、ブロックアドレス発生器34がら入力されるブロックアドレスに加算され、フレームメモリ23に出力される。

この乗算器26,28.30と同様に、フレームメモリ 24に記憶されたフレームのデータを処理するため、乗 算器27,29.31が設けられている。

フレームメモリ23より読出された画像データは乗算器 35に入力され、所定の係数Kp-o乃至Koのいずれ かが乗算される。これらの係数は。

乗算器28における場合と同様に、フレーム数カウンタ 40のカウント値に対応して巡環するようになっている 。乗算!35の出力は加算器37に入力されている。

乗算器35に対応して乗算器36が設けられており、フレームメモリ24の出力に所定の係数に0乃至Kp一、のいずれかが乗算された後、加算器37に出力されるようになっている。加算器37は乗算器35.36の出方を加算し1乗算器38に出力している。乗算器38は入力データに係数1/Pを乗算し、フレームメモリ39に出方する。フレームメモリ39とフレーム数カウンタ40にはフレーム信号が入力されている。

なお、乗算器35,36.38と加算器37は平均化回 路を構成している。

コアフレーム間距離mを3、変換前のフレーム数Qを6、変換後のフレーム数Pを5とするとき。

第1図の回路の主要部は、第2図に示すようになる。すなわち、乗算器26と27における係数子L / mは、それぞれ \pm 1/3となり、乗算器30°31.38の係数1/Pは115となる。また。

乗算器28と36の係数K。乃至KP-0は、O乃至4、乗算器29と35の係数Kp-□乃至に0は5乃至1となる。

次に、第3図を参照して、第2図の実施例の動作を説明 0 する。

いまコアフレーム間距離mが3であるから、入力画像のフレーム0,3.6がコアフレームとされる。例えばフレームメモリ23にフレーム1の画像データが、また、フレーム24にフレーム2の画像データが、それぞれ記憶されているとすると、そのタイミングにおいて、動きベクトルメモリ25には5フレーム1とフレーム2の直前と直後のコアフレームであるフレームOとフレーム3の間の動きベクトルMVOが記憶されている。この動きベクトルMVOは乗算器26に入力され。

O 係数1/m (=1/3)が乗算される。これにより、

フレーム1とフレーム2の間の動きベクトルが求められ る。フレーム〇とフレームAのタイミングが一致してい るものとすると、入力画像データのフレーム (フレーム 1乃至6)に対して8力画像データのフレーム (フレー ムA乃至F)は。

1フレーム間距離の175ずつずれていく。そして、こ のずれ量は0.115..215.315°415.0 . 115. ・・と順次変化する。フレームBはフレーム 1に対して動きベクトルMVOの方向に115だけず九 でいる。そこで1乗算器28において係数1が選択され 10 る。これにより、乗算器30の係数115と合わせて、 動きベクトル(1/3) MVOに係数115が乗算され (1/3) XMVOX (115)

が得られることになる。また、このとき、プロックアド レス発生器34は、動きベクトル(1/3) M、 V Oに対応するフレーム1のブロックのアドレスF(1) を出力しているので、加算器32において、次の演算が 行なわれる。

F(L)+(MVOX1)/(3X5)加算器32より 上式で示すアドレスが入力されるので、フレームメモリ 23より、このアドレスで指定する画像データ。

IMD rF(1) + (MVOx1) / (3X5))が 読出される。

一方、第3図に示すように、フレームBは、フレーム2 から、動きベクトル(1/3) MVOと反対方向に、フ レーム間距離の415だけずれているから、そのずれ量 は次式で示すことができる。

F (2) - (MVOX4) / (3X5) 上述した場 合と同様に、乗算器27,29.31および加算器33 が上式の演算を実行する。これにより、フレームメモリ 30 24がらこのアドレスで指定するデータ、

IMD I: F(2) - (MVOX4) / (3X5)) が読出される。

フレームBの画像はフレーム1とフレーム2の画像を合 成して得ら九るが、フレーム1とフレーム2のフレーム 已に与える影響は、フレーム1とフレームBの距離とフ レーム2とフレームBの距離に逆比例するものと考えら れる。すなわち、フレームBの画像データFD (B) は1次式を演算することにより求められる。

FD(B) = (415) IMD[F(1) + (MVOx)]1) / (3 X 5)) + (1 1 5) IMD r F (2) - (MvOX 4) / (3X 5)) 上式の演算を行う ため、フレームメモリ23より読出されたデータに乗算 器35で係数4が乗算され、フレームメモリ24より読 出されたデータに乗算器36で係数1が乗算される。そ して、乗算器35と36の出力が加算器37で加算され た後、乗算器38で係数115が乗算される。このよう にして、得られた画像データがフレームメモリ39に書 込まれる。

フレーム数カウンタ40は入力されるフレーム信号をカ 50 は動きベクトルメモリ51から動きベクトルMVA乃至

ウントし、カウント値に対応して乗算器28.29,3 5. 36の係数を巡環させる。このようにして1次式で 示すようにフレームA乃至Eの画像データFD 乃至FD (E) がフレームメモリ39に書込まれる。 FD (A) = (515) IMD [F (0) +(MVOX O) / (315) + (015) IMD[F(1) - (MVOx5) / (3x5)) FD(B))" (415) IMD [F (1) + (MVOX 1) / (3X5)) + (115) IMD [F (2) - (MVO)X4) / (3X 5)) FD (C)" (315) IMD [F(2) + (MVOx2) / (3X5)) + (215)) IMD (F (3) - (MVOX 3) / (3 x 5)) FD(D) = (215) IMD [F(3) + (MVI)]X = 3 / (3X = 5) + (315) IMD (F $(4) - (MVI \times 2) / (3 \times 5)] FD ($ E) = (115) IMD (F (4) + (MVI X4)/(3X5)) + (415) IMD (F (5) - (MV I x 1)/(3x 5))第4図は他の実施例の構 成を示している。この実施例においては、第1図(第2 図)における動きベクトルメモリ25が、動きベクトル メモリ51と53. 補間処理回路52により構成されて いる。そして、第1図(第2図)の実施例においてはブ ロックアドレス発生器34が発生するブロックアドレス が、動きベクトル処理単位のnXn画素のブロックアド レスであるのに対し、この実施例のブロックアドレス発 生器54が発生するブロックアドレスは、rXr (r< n) 画素のブロックアドレスとされている。その他の構 成は第1図(第2図)における場合と同様である。 nXn画素のブロックA乃至りと、rXr画素のブロッ

ク a 乃至 d の関係は例えば第 5 図に示すようになってい る。

すなわちこの場合、r = n / 2とされている。 そして、nXn画素のブロックAの右にブロックB、下 にブロックC1右下にブロックDが存在するとき、ブロ ックAの中央にrXr画素のプロックaが配置される。 その結果、ブロックaの右側隣りのブロックbは、左半 分がプロックAに、右半分がプロックBに属している。 同様に、ブロックaの下に隣接するブロックCは、上半 分がブロックAに、下半分がブロックCに属することに なる。さらに、ブロックaの右下に隣接するブロックd は、それぞれ1/4が、プロックA乃至りに属すること になる。

そこで、第4図の実施例の場合、復号器22より出力さ れた動きベクトルが動きベクトルメモリ51に入力され 、-旦記憶される。そして、ブロックA乃至りの動きべ クトルをそれぞれMVA。

MVB、MVC、MVD、ブロックa乃至dの動きベク トルをそれぞれM V a 、 M V b 、 M V c 、 M V dとするとき、補間処理回路52 7

MVDを読出し1次式より動きベクトルMV a 乃至MV dを演算する。

M V a = M V A

MVb = (MVA + MVB) / 2

MVc = (MVA + MVC) / 2

MVd = (MVA+MVB+MVC+MVD) / 4このようにして得られた rXr 画素の動きベクトルが上述した第1図 (第2図) における場合と同様に処理される

このように、補間するブロックのサイズを小さくするこ 10 とにより、細かい動きに対しても対応が可能になる。 なお 1 周辺の領域(例えばブロック a の上方の r x (r / 2) の領域)の動きベクトルは、その内側のブロック (ブロック a) と同一とすることができる。

第6図はさらに他の実施例を示している。

この実施例においては乗算器35.36の出力がそれぞれ乗算器62.63を介して加算器37に供給されている。そして、この乗算器62,63の係数が、モード情報メモリ61の出力に対応して制御されるようになっている。その他の構成は第1図(第2図)における場合と同様である。

復号器22が出力するモード情報はモード情報メモリ61に記憶される。第8図を参照して先に説明したようにモードには4種類ある。例えば第3図において、フレーム1をフレーム0と3から動き補償する場合、第1のモードにおいては、フレーム1は独立にフレーム内処理される。これはフレーム1がフレームOと3とは全く異なる画像の場合である。第2のモードにおいては、フレーム1はフレーム3から、それぞれ動き補償されるフレーム1はフレーム3から、それぞれ動き補償される。これは、フレーム1とフレーム3の間、またはフレーム0とフレーム1の間で1画像が全く切替わっているような場合である。さらに第4のモードにおいては、フレーム1はフレーム0とフレーム3の両方から動き補償される。これは、フレーム0からフレーム3にかけて1画像が関連している場合である。

このような4つのモードに対応して、第1表に示すように1乗算器62と63の係数が設定される。

第1表

モード2のとき乗算器63の係数が0に設定され、乗算 40器62の係数がPに設定されるので、前のフレームからの動き補償のみが行なわれる。また、モート3のとき乗算器62の係数が0に設定され、乗算器63の係数がPに設定されるので、後のフレームからの動き補償のみが行なわれる。

モード1および4のときは、乗算器62と63の両方の 係数が1に設定されるので、第1図(第2図)における 場合と同様の処理が行なわれる。

[発明の効果]

以上の如く本発明のフレームレート変換装置によれば、

8

コアフレーム間の動きベクトルを全て復号器側に伝送し、変換前後のフレーム数に対応して定まる係数で動きベクトルを重み付けし、平均化するようにしたので、簡単な構成でフレームレートを変換することが可能になる。

【図面の簡単な説明】

第1図は本発明のフレームレート変換装置の一実施例の構成を示すブロック図、第2図は第1図の実施例において所定の条件を設定した場合のブロック図、第3図は第2図の実施例の動作を説明するフレーム変換図、第4図および第6図は本発明のフレームレート変換装置の他の実施例の構成を示すブロック図、第5図は第4図の実施例の動作を説明するブロックの単位の図、第7図は従来の画像処理装置の一例の構成を示すブロック図、第8図は第7図の例の動作を説明する図である。

21・・・符号器、2,22・・・復号器、23°
 39・・・フレームメモリ、25,51,53・・・動きベクトルメモリ、2671J至31,35,3
 38・・・乗算器、34・・・ブロックアドレスカウンタ、40・・・フレーム数カウンタ。

20 特許出願人 日本ビクター株式会社

代理人 弁理士 稿本 義雄

第

3

第5

19日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A) 平4-78284

®Int. Cl. 5

識別記号

庁内整理番号

@公開 平成 4年(1992) 3月12日

H 04 N 5/253 С

8838-5C 8942-5C

審査請求 未請求 請求項の数 1 (全9頁)

60発明の名称

フレームレート変換装置

顧 平2-189998

顧 平2(1990)7月17日

神奈川県横浜市神奈川区守屋町3丁目12番地 日本ビクタ

一株式会社内

日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

弁理士 福本 義雄

1. 発明の名称

フレームレート変換装置

2. 特許請求の範囲

入力遊像データから距離m (m≥2) のコアフ レーム間の動きベクトルを検出し、前記動きベク トルのモードを表わすモードデータと、前記画像 データとともに出力する符号器と、

前記符号器より入力される前記器像データを前 記載きペクトルを用いてフレーム数Qからフレー ム数Pに変換する復号器とを借えるフレームレー ト変換装置において、

前記符号器は、前記コアフレーム間の動きベク トルを全て符号化して前記復号器に伝送するとと

前記復号器は、

放記符号番より伝送される前記動きベクトルを 記憶する動きベクトルメモリと、

前記動きベクトルのブロックに対応するアドレ スを発生するブロックアドレス発生器と、

前記フレーム数QとPにより定まる係数を前記 動きベクトルに乗算する乗算器と、

少くとも連続する2つのフレームの画像データ を記憶するフレームメモリと、

前記乗算器により補正された前記動きベクトル に対応する画像データを、前記フレーム数QとP により定まる保敷で食み付けして、平均化する平 均化回路とを有することを特徴とするフレームレ

3. 発明の詳細な説明

〔蔗盤上の利用分野〕

本発明はNTSC方式のフレーム数をPAL方 式のフレーム数に変換したり、映画フィルムのコ マ数をNTSC方式のフレーム数に変換する場合 に用いて好遺なフレームレート変換装置に関する。

〔従来の技術〕

第7回は、従来の画像データ処理装置の一例の 構成を扱わしている。

この装置は基本的に、符号級1と復号級2によ り構成されている。符号器1はフレームメモリ3。

特開平4-78284(2)

4、動き検出回路5、動き補低回路6、助きベクトル選択回路7、マルチプレクサ(MPX)8および符号化回路9により構成されている。また、復号番2は、復号化回路11、ディマルチプレクサ(DMPX)12、フレームメモリ13万至15、動き補便回路16およびマルチプレクサ(MPX)17により構成されている。

を加算し、平均化したものに近似しているとき、 両方のフレームからの動きベクトルに対応して面 像データが生成される。これらのうち、いずれの 動き補償が行なわれたのかは、モードデータとし て符号化される。

復号化回路11は符号化回路9より入力された データを復号化し、ディマルチブレクサ12はただディマルチブレクサ12は入力されたドディフォーマットし、変像で一タ、データに分離する。画像データを表示していませい。 データ、MVデータに分離する。画像データをはフレームメモリ13,14に順大機関の一名というである。には、MVデータととがである。には、MVである。対応はモードデータとして、MVでより13、14からに対し、動きを確はフレースメモリ13に対し、動きを通りし、出力を選択し、出力する。

【発明が解決しようとする無題】

マルチプレクサ8は、入力された画像データ、モードデータおよび動きベクトル (MV) データを所定のフォーマットにまとめ、符号化回路9に出力する。符号化回路9は入力されたデータを所定の規則に従って符号化し、復号化回路11に伝送する。

次に、第8図を参照して動き補償の動作について説明する。

いま、例えばフレーム間距離mが3のフレーム 0、3、6、…をコアフレームとすると、これら のフレームのデータはフレーム内処理で符号化さ れる。これに対して、インターフレーム1、2 (4、5) はコアフレーム0、3 (3,6) を動 き補償して符号化される。

例えばフレーム1は、コアフレーム0またはコアフレーム3に最も近似しているとき、これらのフレームの動きベクトルから動き補債が行われる(画像データが生成される)。また、コアフレーム0と3のいずれにも近似していないときはフレーム内処理される。さらに、コアフレーム0と3

しかしながら、この従来の装置を、例えば1秒間に24コマ(フレーム)のフィルム画像を、1秒間に30フレーム(60フィールド)のNTS C 方式の画像に変換するフレームレート変換装置に適用しようとすると、伝送されるMVデータは符号化時に必要なものだけであるため、マルチン・クサ17より出力される画像データから新たに 数きベクトルを検出しなければならず、構成が複雑になり、不利であった。

本発明はこのような状況に鑑みてなされたもの で、簡単な構成でフレームレートを変換できるよ うにするものである。

[課題を解決するための手段]

本発明のフレームレート変換数置は、入力画像 データから距離 m (m 2 2) のコアフレーム間の 動きベクトルを検出し、動きベクトルのモードを 表すモードデータと、画像データとともに出力す る符号器と、符号器より入力される画像データを 動きベクトルを用いてフレーム数 Q からフレーム 数 P に変換する復号器とを備えるフレームレート

特開平4-78284 (3)

変換装置において、符号器は、コアフレーム間のの動きベクトルを全て符号化して復号器とされる動きとともに、復号器は、復号器と、リリメートルのブロックを発生のでする。アドレーム数を動きなり、ルルに対し、乗算を表し、少くともを変更する。アルに、乗算のの面に対して、乗りをより、からに対して、乗りをより、からに対して、乗りをより、からに対して、乗りをよりをよりをよりによりに対して、要しているのでは、アウトルに対して、要しているのでは、アウトルに対して、要しているのでは、アウトルに対して、できる。

(作用)

上記構成のフレームレート変換装置においては、コアフレーム間の動きベクトルが全て復号器側に伝送される。そして、変換前後のフレーム数に対応して定まる係数で動きベクトルが重み付けされ、平均化される。従って、簡単な構成でフレームレートの変換が可能になる。

n 資素の動きベクトルのブロックに対応するアドレスを発生し、動きベクトルメモリ 2 5 に供給するとともに、加算器 3 2 、 3 3 を介してフレームメモリ 2 3 、 2 4 に供給する。

動きベクトルメモリ25は、フレームメモリ2 3と24に記憶されたフレームの直前および直後 のコアフレーム間の動きベクトルを乗算器26に 出力する。乗算器26は入力された動きベクトル に係数1/m(mはコアフレーム関距離)を乗算 し、乗算結果を後段の乗算器28に出力する。乗 算器28はフレーム数カウンタ40が出力するカ ウント値に対応して係数K。乃至Kp- を恣環さ せ、そのいずれかを選択する。そして選択した係 数を入力された動きベクトルデータに乗算する。 景算器28の出力はさらに景算器30に入力され、 係数1/Pが乗算される。この値Pは、出力され る当像のフレーム数(変換後のフレーム数)に対 応している。乗算器30の出力が加算器32に入 カされ、ブロックアドレス発生器34から入力さ れるブロックアドレスに加算され、フレームメモ

(実施例)

第1回は本発明のフレームレート変換装置の一 実施例の構成を示すブロック図である。

符号器21と復号器22は、基本的に第7回に示した符号器1と復号器2に対応している。但し、符号器21には第7回における動きベクトル選択回路7が設けられておらず、符号化時に必要な動きベクトルだけでなく、全ての動きベクトル(MV)データが復号器22に伝送されるようになっている

彼 号器 2 2 は、符号器 2 1 より入力される動きベクトルとモードデータを用いて、やはり符号器 2 1 より入力される画像データを動き補償し、動き補償した画像データをフレームメモリ 2 3 , 2 4 に順氏出力し、書込ませる。すなわち、このフレームメモリ 2 3 , 2 4 には、速続する 2 つの静止面フレームの画像データが記憶される。

一方、復号器22より出力された動きベクトルデータは動きベクトルメモリ25に入力され、記憶される。ブロックアドレス発生器34は、n×

リ23に出力される。

この乗算器26,28,30と同様に、フレームメモリ24に記憶されたフレームのデータを処理するため、乗算器27,29,31が設けられている。

フレームメモリ23より読出された画像データは乗算番35に入力され、所定の係数 K p-ュ乃至 K。のいずれかが乗算される。これらの係数は、乗算器28における場合と同様に、フレーム数カウンタ40のカウント値に対応して返復するようになっている。乗算器35の出力は加算器37に入力されている。

乗算器35に対応して乗算器36が設けられており、フレームメモリ24の出力に所定の係数 K。乃至 Kp-1のいずれかが乗算された後、加算器37に出力されるようになっている。 加算器37は乗算器35。36の出力を加算し、乗算器38に出力している。 乗算器38は入力データに係数1/Pを乗算し、フレームメモリ39に出力する。フレームメモリ39とフレーム数カウンタ4

特開平4-78284 (4)

0にはフレーム信号が入力されている。

なお、乗算器35,36,38と加算器37は 平均化回路を構成している。

コアフレーム間距離mを3、変換前のフレーム数 Q を 6、変換後のフレーム数 P を 5 とするとき、第 1 図の回路の主要部は、第 2 図に示すようになる。すなわち、乗算器 2 6 と 2 7 における係数 ± 1 / m は、それぞれ± 1 / 3 となり、乗算器 3 0。3 1。3 8 の係数 1 / P は 1 / 5 となる。また、乗算器 2 8 と 3 6 の係数 K 。 乃至 K P - 1 は、 0 乃至 4、乗算器 2 9 と 3 5 の係数 K P - 1 乃至 K 。 は 5 乃至 1 となる。

次に、第3図を参照して、第2図の実施例の助作を説明する。

いまコアフレーム間距離 m が 3 であるから、入 力調像のフレーム 0 、 3 、 6 がコアフレームとさ れる。例えばフレームメモリ 2 3 にフレーム 1 の 領像データが、また、フレーム 2 4 にフレーム 2 の画像データが、それぞれ記憶されているとする と、そのタイミングにおいて、動きベクトルメモ リ25には、フレーム1とフレーム2の直前と直 後のコアフレームであるフレーム0とフレーム3 の間の動きベクトルMVOが記憶されている。こ の動きベクトルMVOは乗算器26に入力され. 係数1/m(=1/3)が乗算される。これによ り、フレーム1とフレーム2の間の動きベクトル が求められる。フレームOとフレームAのタイミ ングが一致しているものとすると、入力習像デー タのフレーム (フレーム1乃至6) に対して出力 置像データのフレーム(フレームA乃至F)は、 1フレーム間距離の1ノ5ずつずれていく。そし て、このずれ量は0,1/5,2/5,3/5, 4/5,0,1/5,…と順次変化する。フレー ムBはフレーム1に対して動きベクトルMVOの 方向に1/5だけずれている。そこで、乗算器2 8において係数1が選択される。これにより、乗 塩果30の係数1/5と合わせて、動きベクトル (1/3) MVOに係数1/5が乗算され、

 $(1/3) \times M V 0 \times (1/5)$

が得られることになる。また、このとき、ブロッ

クアドレス発生器 3 4 は、動きベクトル (1 / 3) M V O に対応するフレーム 1 のブロックのアドレス F (1) を出力しているので、加算器 3 2 において、次の演算が行なわれる。

 $F(1)+(MV0\times1)/(3\times5)$

加算番32より上式で示すアドレスが入力されるので、フレームメモリ23より、このアドレスでお含する調像データ。

I M D (F(1)+(M V O × 1)/(3 × 5)) が設出される。

一方、第3図に示すように、フレームBは、フレーム2から、動きベクトル(1 / 3)M V O と反対方向に、フレーム間距離の4 / 5 だけずれているから、そのずれ量は次式で示すことができる。

F (2) - (MV0×4) / (3×5)

上述した場合と同様に、乗算器 2 7 , 2 9 , 3 1 および加算器 3 3 が上式の演算を実行する。これにより、フレームメモリ 2 4 からこのアドレスで指定するデータ、

 $IMD (F(2)-(MV0\times4)/(3\times5))$

が放出される。

フレーム B の面像はフレーム 1 とフレーム 2 の 画像を合成して得られるが、フレーム 1 とフレーム 2 のフレーム B に与える影響は、フレーム 1 と フレーム B の距離とフレーム 2 とフレーム B の距離に逆比例するものと考えられる。すなわち、フレーム B の函像データ F D (B)は、次式を演算することにより求められる。

FD(8)=(4/5)IND(F(1)+(HVO × 1)/(3 × 5))

+(1/5) IHD(F(2)-(HV0×4)/(3×5))

上式の演算を行うため、フレームメモリ23より設出されたデータに乗算器35で係数4が乗算され、フレームメモリ24より読出されたデータに乗算器36で係数1が乗算される。そして、乗算器35と36の出力が加算器37で加算された後、乗算器38で係数1/5が乗算される。このようにして、将られた関像データがフレームメモリ39に書込まれる。

フレーム数カウンタ40は入力されるフレーム 信号をカウントし、カウント値に対応して乗算器

特別平4-78284 (5)

28, 29, 35, 36の係敷を返復させる。このようにして、次式で示すようにフレームA乃至 Eの画像データFD(A)乃至FD(E)がフレームメモリ39に参込まれる。

 $FD(A) = (5/5)IND(F(0) + (NVO \times D)/(3/5))$

 $+(0/5)IND(F(1)-(NV0 \times 5)/(3 \times 5))$

 $FD(B)=(4/5)IND(F(1)+(NV0 \times 1)/(3 \times 5))$

 $+(1/5)IMD(F(2)-(MV0\times4)/(3\times5))$

 $FD(C) = (3/5) IND(F(2) + (NVO \times 2)/(3 \times 5))$

 $+(2/5)IMD(F(3)-(HVO \times 3)/(3 \times 5))$

 $FD(D)=(2/5)IND(F(3)+(NV1 \times 3)/(3 \times 5))$

 $+(3/5)IHD(F(4)-(HVI \times 2)/(3 \times 5))$

 $FD(E)=(1/5)IND(F(4)+(NV1 \times 4)/(3 \times 5))$

+(4/5) IND(F(5)-(MV1 × 1)/(3 × 5)]

第4回は他の実施例の構成を示している。この 実施例においては、第1回(第2回)における動 きベクトルメモリ25が、動きベクトルメモリ5 1と53、補間処理回路52により構成されてい る。そして、第1四(第2回)の実施例において はブロックアドレス発生器34が発生するブロッ クアドレスが、動きベクトル処理単位のn×n画素のブロックアドレスであるのに対し、この実施例のブロックアドレス発生器54が発生するブロックアドレスは、r×r(r<n)画素のブロックアドレスとされている。その他の構成は第1図(第2図)における場合と同様である。

n×n 資素のブロックA乃至Dと、r×r 画素のブロック a 乃至 d の関係は例えば第 5 図に示すようになっている。

すなわちこの場合、r=n/2とされている。 そして、n×n 画素のプロックAの右にプロックB、下にプロックC、右下にプロックDが存了口を るとき、プロックAの中央にr×r 画表のプロック Aの中央にr×r 画表のプロック Bに配置される。その結果、プロック Aに、プロック Bに属している。同様に、プロック Bに属している。同様に、プロック Aに、下半分がプロック Cに属接するプロック Cに属接するプロック Cに属接するプロック Aに、下半分がプロック Cに属接するプロック Aに、テキカがプロック Cに属接するプロック Aに、テキカがプロック Cに属接するアロック Cに属 を マクムに、テキカがプロック Cに属接するプロック Aに、テキカがプロック Cに属接するアロック Aに、テキカ・ブロック A D 至 D に

属することになる。

そこで、第4図の実施例の場合、復号器 2 2 より出力された動きベクトルが動きベクトルメモリ5 1 に入力され、一旦記憶される。そして、プロック A 乃至 D の動きベクトルをそれぞれM V A 、M V B 、M V C 、M V D 、プロック a 乃至 d の動きベクトルをそれぞれM V a 、M V b 、M V C 、M V d とするとき、補関処理回路 5 2 は動きベクトルメモリ5 1 から動きベクトルM V A 乃至 M V D を読出し、次式より動きベクトルM V a 乃至 M V d を演算する。

M Va = M VA

MVb = (MVA + MVB) / 2

M Vc = (M VA + M VC) / 2

M V d = (M V A + M V B + M V C + M V D) / 4 このようにして得られた r × r 画者の動きベクトルが上述した第1回(第2回)における場合と 同様に処理される。

このように、補間するブロックのサイズを小さくすることにより、細かい動きに対しても対応が

可能になる。

なお、周辺の領域(例えばブロック a の上方のr × (r / 2) の領域)の動きベクトルは、その内側のブロック(ブロック a) と同一とすることができる。

第6図はさらに他の実施例を示している。

この実施例においては乗算器35、36の出力がそれぞれ乗算器62、63を介して加算器37に供給されている。そして、この乗算器62、63の係数が、モード情報メモリ61の出力に対応して制御されるようになっている。その他の構成は第1図(第2図)における場合と阿様である。

復号器22が出力するモード情報はモード情報
メモリ61に記憶される。第8回を参照して先に
説明したようにモードには4種類ある。例えば第
3回において、フレーム1をフレーム0と3から
動き補償する場合、第1のモードにおいては、フレーム1は独立にフレーム内処理される。これは
フレーム1がフレーム0と3とは全く異なる更の場合である。第2のモードにおいては、フレー

特開平4-78284 (6)

ム1はフレーム 0 から、また、第3のモードにおいてはフレーム 1 はフレーム 3 から、それぞれ 動き補償される。これは、フレーム 1 とフレーム 3 の間、またはフレーム 0 とフレーム 1 の間で、 5 らに第4のモードにおいては、フレーム 1 はフレーム 3 の両方から動き補償される。 これは、フレーム 0 からフレーム 3 にかけて、 個別を加速している場合である。

このような4つのモードに対応して、第1表に示すように、乗算器62と63の係数が設定され

第1表

モード	未算器	
	6 2	6 3
1	1	1
2	p	0
3	0	P
4	1	1

ロック図、第3回は第2回の実施例の動作を説明するフレーム変換図、第4回および第6回の表 でのフレームレート変換装置の他の 変 施例の 様 を 説明 するブロック 図、第5回は第4回の実施例のの 様 を 説明するブロックの 単位の 図、第7回は 従 図の で の の 様 成 を 示すブロックの 様 成 を 示すブロックの 様 な を 示すブロックの が で ある。 1、21…符号器、22… 復号器、23、24、39…フレームメモリ、25、51、35、35… 急 第8、38… 急 算器、34…ブロックアドレスカウンタ、40…フレーム数カウンタ。


特許出顧人 日本ビクター株式会社 代理人 弁理士 稲本 義雄 モード2のとき乗算器63の係数が0に設定され、乗算器62の係数がPに設定されるので、前のフレームからの動き補償のみが行なわれる。また、モード3のとき乗算器62の係数が0に設定されるので、参りをあるのの動き補償のみが行なわれる。そのフレームからの動き補償のみが行なわれる。モード1および4のときは、乗算器62と63の両方の係数が1に設定されるので、第1図(第2図)における場合と同様の処理が行なわれる。

以上の如く本発明のフレームレート変換装置に よれば、コアフレーム間の動きベクトルを全て復 号響側に伝送し、変換前後のフレーム数に対応し て定まる係数で動きベクトルを重み付けし、平均 化するようにしたので、簡単な構成でフレームレ ートを変換することが可能になる。


4. 図面の簡単な製明

第1図は本発明のフレームレート変換装置の一 実施例の構成を示すプロック図、第2図は第1図 の実施例において所定の条件を設定した場合のブ

特開平4-78284 (7)




盤 1 図




第 2 図

特開平4-78284 (8)




第 5 図


第3図




第4日

特開平4-78284 (9)







第8図